Comme le rapporte Tom’s Hardware (https://www.tomshardware.com/tech-industry/semiconductors/intel-patent-reveals-new-xbm-memory-architecture-that-ditches-hbms-costly-silicon-interposer-backend-transistor-dram-stack-uses-ucie-links-and-built-in-repair-to-ease-ais-memory-bottleneck), Intel a déposé un nouveau brevet pour une architecture mémoire nommée XBM (eXtreme Bandwidth Memory), conçue comme une alternative aux mémoires HBM (High Bandwidth Memory) jusqu’ici dominantes.
Nouvelle technologie sans coûteux interposeur en silicium
L’architecture XBM renonce à l’interposeur en silicium habituel, qui sert dans les empilements HBM d’élément de connexion coûteux et complexe entre les puces mémoire et la logique. Intel mise plutôt sur une technologie d’empilement DRAM avec transistors en backend, permettant un empilement direct des cellules mémoire. Cette méthode réduit non seulement les coûts de fabrication, mais simplifie également considérablement le packaging.
Connexions UCIe et mécanismes de réparation intégrés
Un élément central de la nouvelle architecture est constitué par les liens UCIe (Universal Chiplet Interconnect Express), qui fonctionnent comme des connexions chiplet standardisées. Ils permettent une communication flexible et rapide entre les différents modules mémoire et la logique. De plus, Intel intègre dans les modules XBM une logique de réparation qui détecte automatiquement les cellules mémoire défectueuses et les contourne. Cela augmente la fiabilité et la durée de vie des puces mémoire, ce qui est particulièrement important pour les charges de travail exigeantes en IA.
Importance pour l’IA et le calcul haute performance
Les exigences croissantes en bande passante et capacité mémoire dans les applications d’IA représentent l’un des plus grands défis pour le développement matériel. Les solutions HBM classiques atteignent leurs limites, car elles sont coûteuses et limitées en évolutivité à cause de l’interposeur en silicium. L’approche XBM d’Intel pourrait lever ces goulots d’étranglement en offrant une solution mémoire plus économique et évolutive, spécialement adaptée aux besoins des accélérateurs IA et des supercalculateurs.
Bild: Sergei Starostin / Pexels · Pexels · Pexels Lizenz: kostenlos nutzbar, Attribution freiwillig