Según informa Tom’s Hardware (https://www.tomshardware.com/tech-industry/semiconductors/intel-patent-reveals-new-xbm-memory-architecture-that-ditches-hbms-costly-silicon-interposer-backend-transistor-dram-stack-uses-ucie-links-and-built-in-repair-to-ease-ais-memory-bottleneck), Intel ha registrado una nueva patente para una arquitectura de memoria llamada XBM (eXtreme Bandwidth Memory), diseñada como alternativa a las memorias HBM (High Bandwidth Memory) que hasta ahora dominan el mercado.
Nueva tecnología sin costoso interposer de silicio
La arquitectura XBM prescinde del interposer de silicio habitual en los stacks HBM, que actúa como un elemento de conexión caro y complejo entre los chips de memoria y la lógica. En su lugar, Intel apuesta por una tecnología de apilamiento Backend-Transistor-DRAM que permite un apilamiento directo de las celdas de memoria. Este método no solo reduce los costes de fabricación, sino que también simplifica considerablemente el empaquetado.
Conexiones UCIe y mecanismos de reparación integrados
Un elemento central de la nueva arquitectura son los enlaces UCIe (Universal Chiplet Interconnect Express), que funcionan como conexiones chiplet estandarizadas. Estos permiten una comunicación flexible y rápida entre los distintos módulos de memoria y la lógica. Además, Intel integra en los módulos XBM una lógica de reparación que detecta y evita automáticamente las celdas de memoria defectuosas. Esto aumenta la fiabilidad y la vida útil de los chips de memoria, algo especialmente importante para cargas de trabajo exigentes de IA.
Importancia para IA y computación de alto rendimiento
Las crecientes demandas de ancho de banda y capacidad de memoria en aplicaciones de IA representan uno de los mayores retos para el desarrollo de hardware. Las soluciones HBM convencionales alcanzan sus límites, ya que son costosas y están limitadas en escalabilidad por el interposer de silicio. El enfoque XBM de Intel podría superar estos cuellos de botella al ofrecer una solución de memoria más rentable y escalable, diseñada específicamente para las necesidades de aceleradores de IA y supercomputadoras.
Bild: Sergei Starostin / Pexels · Pexels · Pexels Lizenz: kostenlos nutzbar, Attribution freiwillig